Nell'industria automobilistica, non facendo eccezione alle tendenze generali di sviluppo dei CPS, i requisiti SW e le implementazioni HW cambiano nel tempo, il che pone la necessità di un processo automatizzato per valutare continuamente diversi SoC HW in base ai mutevoli requisiti SW. Il paradigma SDV fornisce un meccanismo efficiente per disaccoppiare l'HW dallo sviluppo SW preservando l'integrità del sistema e garantendo la propagazione delle specifiche funzionali e non funzionali attraverso i livelli di astrazione del sistema. Il ruolo chiave per questo disaccoppiamento delle preoccupazioni di progettazione è attribuito all'HAL nel modello di astrazione SDV. Questo argomento di interesse presuppone un accordo di collaborazione con le parti interessate europee rappresentative su un HAL di riferimento e mira a un'implementazione hardware efficiente di quest'ultimo basata su RISC-V. Le proposte devono affrontare in particolare, ma non limitarsi ai seguenti aspetti della progettazione hardware:

Solida infrastruttura di collaborazione indipendente dallo strumento basata su API congiunte per automatizzare il processo di valutazione continua e DSL per l'iterazione su diverse configurazioni HW. Questa infrastruttura promuove e abilita nuove soluzioni flessibili basate su RISC-V per casi d'uso esistenti e nuovi. L’infrastruttura prevista consentirà un confronto rapido e senza soluzione di continuità con le soluzioni esistenti nelle diverse fasi di progettazione.

Architettura di riferimento aperta per processori automobilistici basata su RISC-V ad alte prestazioni, che può portare a istanze personalizzate verso specifiche esigenze automobilistiche e domini di controllo, inclusa ad esempio un'architettura superscalare. Dovrebbe includere anche un rapido cambio di contesto con supporto multi-threading e una rapida risposta deterministica all'interruzione/esecuzione.

Unità vettoriali integrate, comprese estensioni personalizzate come ad esempio DSP, AI, reti, ecc. Queste dovrebbero essere scalabili con registri concatenati ed esecuzione fuori ordine.

Interfaccia coprocessore per VPU e acceleratori speciali

Elementi di sicurezza e protezione, estesi alla memoria e all'interconnessione. Ciò dovrebbe includere la ridondanza spaziale e temporale per guasti temporanei e permanenti e la certificazione ASIL. Le funzionalità di sicurezza dovrebbero includere un'enclave sicura e una potenziale protezione contro le esecuzioni. L’attenzione dovrebbe essere rivolta anche alla protezione microarchitetturale per gli attacchi side-channel e alle certificazioni SESIP.

Esplorazione di diverse soluzioni di interconnessione on-chip e off-chip basate su SotA esistenti (es. AMBA) o nuovi sviluppi (es. chiplet)

Supporto per la virtualizzazione con Hypervisor.

Definizione e adozione di formati di dati standardizzati, interfacce (API) e migliore interoperabilità.

Meccanismi per acquisire e gestire, dal livello software, caratteristiche funzionali e non funzionali della possibile integrazione con moduli SDV con particolare attenzione al funzionamento in tempo reale, bassa dissipazione di potenza, gestione di eccezioni e interruzioni computazionali (precise).

Benchmark e carichi di lavoro per lo sviluppo hardware incrementale. Questi devono essere utilizzabili su HW COTS, prototipi FPGA, simulatori ed emulatori e devono essere applicabili anche per bare-metal e sopra stack SW completi, inclusi hypervisor e RTOS. Dovrebbero essere supportati anche livelli multipli di valutazioni incrementali. Infine, è necessario trovare un compromesso tra rappresentatività del software e vincoli di riservatezza.

Sebbene lo sviluppo di software e strumenti di progettazione non sia un argomento principale di questo argomento principale, gli sforzi e le risorse necessari per sviluppare software che consentano o facilitino la progettazione di uno qualsiasi degli elementi essenziali della piattaforma hardware saranno ammissibili al finanziamento

Il consorzio dovrebbe essere coordinato da un attore industriale europeo leader nella catena del valore dell’industria automobilistica o da un’organizzazione neutrale ben consolidata nel settore. Il consorzio deve comprendere: 

• un numero rappresentativo di aziende europee di semiconduttori con sedi in diversi Stati membri; 
• un numero rappresentativo di fornitori automobilistici europei di primo livello e di aziende tecnologiche con sedi in diversi Stati membri;
• un numero rappresentativo di OEM europei di veicoli a motore (autovetture, camion, autobus, motocicli) con sedi in diversi Stati membri; 
• PMI innovative lungo tutta la catena del valore;.

le università e le organizzazioni di ricerca e tecnologia apportano i più recenti progressi nelle pertinenti tecnologie digitali e di altro tipo e/o agiscono come mediatori neutrali.